This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

(19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-121643

(43)公開日 平成5年(1993)5月18日

(51) Int.Cl.5

識別記号

庁内整理番号

FΙ

技術表示箇所

H01L 25/00

A 7220-4M

審査請求 未請求 請求項の数3(全 6 頁)

(21)出願番号

特願平3-347650

(22)山頭日

平成3年(1991)12月4日

(31)優先権主張番号 9015210

(32)優先日

1990年12月5日

(33)優先権主張国

フランス (FR)

(71)出願人 592002536

マトラ・マルコーニ・スペース・フランス

MATRA MARCONI SPACE

FRANCE

フランス国、75116 パリ、リユ・ドウ・

プレスプール、4

(72)発明者 ドウ・ジブリ・ジャック

フランス国、78350 レ・ロジエ・ザン・

ジョザ、リユ・デユ・ピュク、25


(74)代理人 弁理士 津国 肇 (外2名)

(54)【発明の名称】 固体メモリモジュール及びこのようなモジュールを含むメモリデバイス

(57)【要約】

【構成】 各々細長い形状を有し各々その端部に出力端 部が位置づけされた複数の半導体メモリチップを相互接 続基板上に含むメモリモジュールにおいて、1つのチッ プの出力接続部がスタック内のそのすぐ下にあるチップ を超えたところにくるように交差された互いに積層され た2つ以上のチップを含む3次元に分布された高密度実 装メモリモジュール。

【効果】 チップを3次元に分布する際生じる相互接続 の問題点を避けながら、メモリモジュールの高密度実装 を可能とする。



【特許請求の範囲】

【請求項1】 各々同じ細長い形状を有し各々その端部 に出力接続部が位置づけされた複数の半導体メモリチッ プを相互接続基板上に含むメモリモジュールにおいて、 1つのチップの出力接続部がスタック内のそのすぐ下に あるチップを超えたところにくるように交差された互い に積層された2つ以上のチップ(14、16:38、4 0)を含むこと、を特徴とするメモリモジュール。

【請求項2】 支持ブロック(20、30、32)がチ ップの片持ち式端部の下にあることを特徴とする、請求 10 項1に記載のモジュール。

【請求項3】 細長い形状を有しその端部に出力接続部 が位置づけされた複数の半導体メモリチップを相互接続 基板上に含み、各チップはその幅の2倍以上の長さをも つモジュールにおいて、

2つの互いに平行な同一チップ(38)のセットが積層 され第1のセットのチップと同一である2つの互いに平 行なチップのもう1つのセットと直角に交差しているこ と、を特徴とするモジュール。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、コンピュータシステム 内で用いられるメモリデバイス、特に大容量メモリの分 野に関する。

[0002]

【従来の技術】コンピュータシステムのメモリ容量の必 要条件はつねに増大しつつある。数多くの場合におい て、利用可能なスペースはできるかぎり小さくなくては ならない。これらの必要条件のため、増々高度に集積化 した単体型コンポーネントが開発されるに至った。19 90年、読みとり/書き込みランダムアクセスメモリ

(RAM) コンポーネントの容量は、スタティックRA Mについて I Mピット、DRAMSについて 4 Mビット に達した。これらの容量は又、チップが高密度でとりつ けられうるようにする相互接続方法をも導き出した。一 定の体積内の容量をさらに増大させるため、相互接続基 板上の複数の重畳チップから成るスタックを含むメモリ モジュールが提案された。かくして、チップは1つの平 面のみの中に分布させられる代りに3次元に分布させら と時間のかかる反復的工程を生じさせる基板とチップの 間の接続についての問題が発生した。チップは精確に重 畳されているため、最下位のチップに対する接続を行な い、次にスペーサを設置し、次のチップを上に固定し て、この新しいチップを配線するといった作業が必要で ある。

【0003】複数のチップすなわち大容量メモリ、プロ セッサ及びプログラムメモリを含むスタックを作る提案 もなされてきた(日本特許要約書第11巻、148号、 E506、1987年5月14日、及び特開昭61-2 50 他の2チップセットを重畳させることができる。

87133号公報)。これらのチップは、基板からプロ グラムメモリである最後のチップまでサイズが減少して いくものである。その他のものよりも小さいプログラム メモリは、同じ方向に細長くなったその他の2つのチッ プに対し横方向に置かれている。3つのチップは異なる サイズのものであるため、相互接続が可能である。これ は、メモリモジュールのさまざまな同一サイズのメモリ と基板の相互接続を容易にすることを追求している本発 明の目的ではない。

2

[0004]

【発明が解決しようとする課題】本発明は、これまでに 提案されてきた解決法を妨げていた相互接続問題を避け ながらも、一つの平面内ではなく3次元でチップを分布 させることにより現在一般に用いられている実装密度を 増大しようとするものである。

[0005]

【課題を解決するための手段】この目的のため、本発明 は、既存の大容量メモリチップのほとんどがきわめて細 長い矩形をしており、このようなチップの出口接続部は 20 往々にしてその2つの端部に集中しているという考察事 項を活用する。例えば、1 MビットのメモリチップHC 628-128はそれぞれ14. 4mm及び5. 7mmであ る長さしと幅1を有し、各端部に16の接続タブをも つ。従って、本発明は、請求項しに記載のメモリモジュ ールを提案する。

【0006】2つの連続するチップはつねに互いに交差 されている。これは、底部2つのチップが同じ要領で方 向づけされている上述の日本特許文書内に記述されてい るものと同じ配置ではない。

【0007】チップが交差する方法のため、下位チップ が上位チップへの接続を妨げないことから、接続は各チ ップの両端に対し難無く行なうことができる。一見して 2つのチップの交差構成は全くスペースを節約しない。 しかしながら、コンデンサ及び/又は集積論理回路とい ったより小さなサイズの補助コンポーネントをメモリと 結びつけることがつねに必要である。これらの小さなサ イズのコンポーネントは、交差の分岐の間に置くことが できる。

【0008】チップが充分に細長くされると、3つのチ れる。残念なことに、チップの相互接続とりわけ、費用 40 ップを互いに対し60度の角度を成して交差させること ができる。

> 【0009】2つの交差チップが用いられるにせよ3つ の交差チップが用いられるにせよ、チップの端部タブに アルミニウム又は金のワイヤを接続するためのはんだづ け機がチップの張り出し部分を押し下げることがないよ うにするため、チップの端部の下にサポートを置くこと が望ましい。

> 【0010】張り出しを避けるための毎度サポートを介 在させた状態で、2つの交差チップのスタック上にその

【0011】各チップが幅の2倍以上の長さをもつ場合 に適用可能である本発明の有利な一実施態様は、請求項 3に記されている。この配置によりコンパクト性を著し く増大することができる。

【0012】本発明は、制限的な意味のない例として与 えられている本発明の特定の実施態様についての以下の 記述を読んだ時点で、より良く理解できることだろう。 この記述は添付図面を参考にしている。

[0013]

【実施例】図1に概略的に示されているマイクロモジュ ールは、形状が細長くされた2つのメモリチップ14及 び16と支持基板12を含む。チップ14は、例えば混 成回路を支持するセラミック基板であってよい基板 12 上に直接ボンディングされた形で付着されている。チッ プ14の出力タブ18は、ワイヤ19(一般にアルミニ ウム又は金で作られている)により支持基板12上に形 成されたトラックに接続され、熱圧着又は熱音波ボンデ ィングにより固定される。チップ16はチップ14と交 差されこれに接着され、その出力タブは同様に、タブ1 8に対する接続のために用いられるワイヤよりも長いワ イヤ19により支持基板12上のトラックに接続されて いる。チップは、腐食の危険性無しに絶縁性エポキシ又 はシリコン樹脂を用いて接着され、チップの表面は、接 着剤と接触する領域において、パッシベーションされて いる。ボンディングプローブを係合させるときの望まし くない張り出しを避けるため、チップ14と同じ厚みを もつブロック20すなわち非常に薄い(一般に0.3mm 未満)サポートが、チップ16の端部の真下に介在させ られる。一般にシリコン製のブロックを用いることがで き、このブロックは拒絶されたチップのフラグメントで 30 示している。図4に示されているマイクロモジュール あってよい。

【0014】現在、チップ14及びブロック20それか らチップ16を設置することのできる自動機械が利用可 能である。

【0015】チップ14と16により形成された交差の 分岐の間に残っている無駄なゾーンは、コンデンサ22 ならびにバッファレジスタ、結合回路などの付随する論 理回路といったような小さなサイズのコンポーネントを 収容することができる。

ている種類の2セットのチップを積み上げてかくしてさ らにスペースを節約することが可能である。チップ14 の上に置かれたチップ14aは、チップ16及びサポー ト34によりチップ14から離隔され、このときサポー ト34はワイヤ19に対するボンドと干渉しないよう、 また、ワイヤの圧壊を避けるための少量の張り出しを残 さなくてはならない。このことは、チップ16aと16 の間に置かれたサポート36についても言えることであ

【0017】このような方法で積層することができるチ 50 個別のマイクロモジュールを作り上げることが可能であっ

ップ対の数は、特に従来の自動組立て技法により制限さ れる: すなわち、熱音波ボンディング機は、同じワイヤ の2つの端部で形成されたボンドの間に限られた量のオ フセットしか受入れることができない。図2は、ワイヤ 19aの端部ボンドの間のオフセットが、ワイヤ19の 端部におけるボンド間のオフセットよりもすでに著しく 大きいことを示している。

4

【0018】チップの対の数に対するもう1つの制限 は、組立てプロセスが反復性をもつことによるものであ 10 る:図1においては、単一のボンディングシーケンスで 充分であるのに対し、図2に示されているケースについ ては、第1の対を設置しそれにワイヤをボンディングし なければならず、次に第2段階のチップをその上に接着 することが必要で最終的にもう1回のワイヤボンディン グ作業が行なわれることから、2つのシーケンスが必要

【0019】メモリチップの長さ(L)対幅(1)の比 が充分大きい場合、単一の作業で星構成に配置されたよ り多くのチップの配線を可能にするため2つ以上のチッ 20 プを交差させることが可能となる。特に、互いに60度 の間隔をおいて3つのチップを用いることができる。図 3に示されているように、星状に4つのチップ14、1 6、26及び28を置くことも可能である。この場合、 異なる厚み及びサイズのサポート20、30及び32を 具備する必要がある。チップ及びサポートは当初接着に より組立てられ、その後、図1に示されているケースと 同様に配線が行なわれる。

【0020】図4は、節減できるスペースの量を張り出 しの欠如のため、特に有利である本発明の一実施態様を は、下部対のチップ38と上部対のチップ40を含む。 各対の中の2つのチップは互いに対し平行に配置され、 他方の対の2つのチップとの関係において交差されてい る。チップ38は、基板の上に直接接着され、これらの チップは、上に置かれたチップ40の端部部分が張り出 さないような形で離隔されている。チップが比較的精確 に設置されることを保証するため、チップ38の間にブ ロック42を置いてもよい。チップ14間の間隔どり は、チップ38の終端部分、特にワイヤ19のためのそ 【0016】図2に示されているように、図1に示され 40 の上のタブを覆いのない状態に残すようなものである。 この組立ては、その中央領域内に出力タブイイを有する チップについても用いることができる。

> 【0021】図4に示されているデバイスにおいて、集 積密度は実際、通常の実装に比べて2倍である。

> 【0022】個別にテストでき又、プリント回路トラッ クを用いてマイクロモジュールの全てのインターフェイ ス接続を出力タブ46のモジュール上で単一縁部に沿っ て持ち出された状態で小さなサイズの基板12を用いて もう1つのマイクロモジュールと互換することのできる

4 41 1 2

る。

【0023】図4に示されている種類の複数のマイクロ モジュールを厚膜回路を支持するか又は同時ベーキング されたタイプのより大きなサイズのサポートの片面又は 両面上にとりつけることができる。図5は、例えば厚膜 技術で相互接続回路を支持するサポート45上に固定さ れた基板12を各々1つ有する4つのマイクロモジュー ルを示す。このサポート45は同様に補助コンポーネン トをも支持していてよい。

おいて、基板12の真下を通るサポート45上の母線を 具備することにより、接続はきわめて単純なものとなる ことができる。このとき基板接続タブは、基板内のメッ キスルーホールを介して母線のワイヤに接続される。代 替的には、図5日内に概略的に示されているように、ボ ンディングされた一定長のワイヤ52を用いて母線50 の導線に対し接続を行なうことも可能である。

【0025】図6に示されているように、サポート45 には両面にマイクロモジュールが具備されていてよい。 かくして、バイト状に組織されたメモリに相応する各面 上の4つのマイクロモジュールを有するモジュールを作 成することが可能である。このようなモジュールは、図 7に示されているように、フレーム54及び密封された カバー56をもつ金属製パッケージの中に置くことがで きる。このサポートは、サポート内側のリンクを介して 両面を接続することができる現在市販されている「マル チチップモジュール」と呼ばれる両面基板の1つであっ てもよい。

【0026】図8に示されているもう1つの可能な配置 においては、図5Aに示されている構成を各々有する2 つのマイクロモジュールがしつのサポート58上に重畳 されている。このとき2つのマイクロモジュールは同一 であるが、下位のマイクロモジュールの接続ワイヤの平 坦化を避けるため、間に間隔どりブロック60を具備し なくてはならない。図9に概略的に示されているもう1 つの解決法は、下位マイクロモジュールの支持基板 12 より大きい面積の支持基板12aをもち、かくして上位 モジュールがフレーム形状のブロック60上に載ること ができるようになっている上位モジュールを用いること から成る。このときブロック60は、下位マイクロモジ 40 ュールから基板12aまでワイヤを通すための間隙を残 す厚みを有する。

【0027】図9に示されているケースにおいて、支持 基板は、もう1つの基板から180度の角度を成してい てよく又、外部接続タブ46の各列がサポート58上の 真直ぐな母線の場所に相応するように設計されていてよ

【0028】図6に示されている種類の複数のモジュー ルを、メモリデバイスを構成するため親カードを支持す させることが可能である。図6は、このようなフレーム の壁62が、サポート45が中に係合するスロットを伴 って形成されることを示している。回路により生成され た熱は、バネ64によりスロットの壁に押しつけられた サポート45の縁部により散逸される。親カード(図示 せず)は、フレームの底部に具備されている。

6

【0029】図10は、図6に示されているデバイスの 一変形態様を構成するデバイスを示す。フレームの底部 66は、その後部面に、メモリ又はバッファフリップフ 【0024】図5Aに示されている種類のモジュールに 10 ロップのセット、コンデンサなどのコンポーネント70 をオプションとして支持することのできる親カード68 を支持している。各々各面上に4つのチップのセットを 1つずつ支持しているサポート45はここでもスロット (図示せず) により誘導されている。フレーム内のハウ ジングに収容されたヘヤピンバネ72がスロットの壁に 対してサポートの縁部を押しやり、かくして優れた熱接 触を保証している。サポート45には、髙温ボンディン グ又は加圧下の電気溶接などによりサポートに固定され た等しい長さの出力ピン74の列が具備されている。出 20 カピン74は、一般に、「マルチチップモジュール」と 一般に呼ばれるタイプのセラミックス製の同時ベーキン グされた回路によって或いは又厚層回路によって構成さ れている親カード68と接触している。このカードは、 出力ピン74を収容する場所で予め局所的にすずめっき されている。次に出力ピン74は、例えば蒸気相での単 一の再溶融作業によりすずメッキされた部域内に固定さ れうる。

> 【0030】このような形で構成されたアセンブリは、 親カードを延ばす平行な出力端のついたパッケージの中 30 に密閉されうる。

【0031】図10に示された構造は、マイクロモジュ ールを3mmの間隔どりで置き、かくして4Mビットのチ ップを含む16のマイクロモジュールが設置されうるよ うにし、かくして35mm×65mm×34mmを超えない体 積内に0.5Gビットの容量をもつメモリモジュールを 構成することを可能にする。

【図面の簡単な説明】

【図1】基板上の2つのメモリチップから成るマイクロ モジュールを示す概略的立面図である。

【図2】2対のチップがいかに並置されているかを示す 立面図であり、ここで各対の中の2つのチップは図1に 示されている配置をもつ。

【図3】60度で交差させられた3つのチップを含むモ ジュールの図である。

【図4】図1に類似する図であり、本発明の特に有利な 実施態様を示す。

【図5】Aは、図4に示されている種類の4つのマイク ロモジュールを含むメモリデバイスを示し、Bは、図5 に示されている種類のマイクロモジュール内のチップの る金属製のハウジング又はフレームの内部に平行に並置 50 タブを、サポート上に具備されている母線にいかに接続 7

しうるかを示す斜視図である。

【図6】2つの面をもつサポートを含むデバイスを示す。

【図7】図6に類似し、基準化されたパッケージ内への 考えられる1つのマウント方法を示す。

【図8】図6に類似し、変形実施態様を示す。

【図9】図6に類似し、変形実施態様を示す。

【図10】親カードとの接続のためにマイクロモジュールをマウントする1つの考えられる方法を示す概略図である。

【符号の説明】

12 支持基板

14, 16;38,40 チップ

19, 52 ワイヤ

20. 30. 32 支持ブロック

34.36.45.58 サポート

26. 28 チップ

46 出力タブ

50 母線

54 フレーム

56 密封カバー

60 ブロック

62 🕎

64 バネ

10 66 底部


68 親カード

70 コンポーネント


72 ヘアピンバネ

74 出力ピン












【図3】




【図4】




【図6】




[図7]




[図8]




[図5]







В



[図10]

